公司

关于芯原
管理团队
新闻发布
公司动态
市场活动
合作伙伴
加入我们
商标
联系我们

投资者关系

董事成员
主要投资者
股票信息
投资者联系
可持续发展报告
首页 IP 组合 接口IP LVDS TX PHY
LVDS TX PHY

The LVDS transmitter is designed to support single link transmission between host and flat panel display with up to SXGA+ resolution. It also supports dual link transmission between host and flat panel display with up to UXGA resolution.

The IP converts 35-bit of CMOS/TTL data into LVDS data stream. The transmitter can be programmed for rising edge or falling edge clocks via a dedicated pin.


LVDS_TX_PHY.png

Features

  • Supports 25 MHz to 150 MHz clock

  • 35:5 data channel compression ratio at up to 1050 Mbps per channel data rate

  • Converts 35-bits data to 5-pair LVDS data streams

  • No external component required for PLL

  • Selectable clock edge

  • Compatible with TIA/EIA-644-A LVDS standard

  • Power down mode

  • |VOD| is changeable from 50 mV to 400 mV

  • Full industrial operating junction temperature range: -40°C to +125°C

搜索

联系

语言

简体中文

English

日本語

芯原股份 (688521.SH)
感谢您的订阅
感谢您通过邮件.订阅芯原的最新消息。在您等待我们网站的下次更新时,我们邀请您通过以下资源来了解芯原的更多信息。
芯片定制解决方案
Vivante图形处理器IP
Vivante神经网络处理器IP
ZSP数字信号处理器IP
Hantro视频处理器IP
关于芯原
关闭